Page 30 - 5G SA開台多重無線技術測試再添挑戰

28
這些工程師的「聰明」電路遠離相 鄰電路的各種寄生效應影響。而我 的解決方案源於對半導體物理知 識的綜合理解，以及那些——如果 能記得起來的話——我自己認為可 能會奏效的東西。
致流片被推遲了幾個月，設計師終 將會羞愧難當!
因此，需要預先觀察和記錄從 網表到物理佈局的諸多類似設計， 以便於它們可以被用來將ML演算 法訓練到合理的精準度。另外，這 個過程也有助於拓撲選擇。考慮 到拓撲和系統的多樣性，我很好奇 這實際上如何工作，難道不需要一 個擴展的拓撲庫嗎?這個拓撲庫 是如何開發和描述，使得ML演算 法可以向設計師提出合理的建議?
說到此，我的問題來啦，也很 簡單，即:類比設計自動化真的可以 實現嗎?像蒙特卡羅(Monte Carlo) 分析和設置正確的測試平台這樣的 工具，對成功設計的確至關重要， 但這需要相當多的學習曲線。在選 擇電路拓撲結構時，我認為還有很 大一部分主觀性。再加上先進製程 節點和新型電晶體的極其複雜的 模型(參見FinFET)，類比設計中還 有什麼真正有意義的部分可以實現 設 計 自 動 化?
雖然今天的運算能力比過去 任何時候都強大，但我還是認為， 要成功運作在雜亂的類比設計過 程中，能夠為類比設計師提供幫助 的ML演算法，所需的運算資源相當 廣。光是模擬複雜電路本身所消耗 的資源就已經夠多了，更何況在後 台運作的模擬還要為你的設計提 供實質性建議的ML演算法?
我最後的想法是，所有這些訓 練資料最初來自哪裡?假設這種 ML演算法必須根據其他類似設計 或系統中的資料進行訓練，那麼 用於這些演算法的資料集不會被 以某種方式共用IP嗎?如果EDA 工具的ML系統是根據競爭對手的 設計進行訓練，並且ML演算法建 議的拓撲和解決方案與其IP非常 相似，該怎麼辦?這種情況下如 何避免IP侵權?此外，這不會是只 適用於那些有夠大的設計集和夠 豐富的設計資料來建構此類模型 的非常常見的設計過程吧?
我想澄清，這裡並非在討論如 何試圖保護那些不想被機器取代 的類比設計工程師的「飯碗」。我 的問題很嚴肅!我從享有聲望、可 能是壟斷性的EDA軟體公司那裡 讀到的文章表明確實如此。然而， 當我深入研究這些文章時，似乎發 現真正可能的、僅僅是幫助類比設 計工程師在電原理圖和佈局之間實 現更快的演進而已!
在這些文章中，我看到有人 聲稱，智慧運算EDA工具實際上可 以在沒有人為干預的條件下，實現 從網表到物理佈局的成功轉換。 在類比設計中，變數數量非常多， 其中許多變數嚴格依賴於製程和 拓撲結構，這真的能發揮作用嗎? 可以看到，只要經過足夠的訓練， 一個專注於像ML演算法這類的常 見/常用IP的特定常見流程，是可 以有效地複製設計過程，再透過 一些必要的調整，就可以使類比 電路正常工作，其中只要努力使變 數的數量減到最小即可。可是，就 這一點而言，這不還僅僅是一個參 數模擬嗎?
最後，有相當多的類比設計公 司為特定功能設計類比電路並出售 IP。事實上，像這樣的工具會有效 地「竊取」設計師的成果，並使他 們的特殊技巧被其他合法使用ML 演算法的人盜用嗎?
同樣，在我有限的經驗中，大 多數類比設計人員並非自己佈局， 只是在出現嚴重問題時才參與進 來。那麼，對於能夠協助類比設計 人員在電路設計佈局過程中洞察 影響設計的寄生效應的機器學習 演算法來說，如何使其充分發揮效 用呢?我的理解是，由於在設計會 議上的傲慢而犯下的一些錯誤，導
從這些文章揭示的一些技術 細節來看，假設是為了保護某些 EDA IP，在設計空間功能模型上 進行這項工作的ML演算法，採用 的是設計電路的功能行為模型。 這聽起來很像是基礎控制系統工 程方面的東西，然而，這個模型必 須由類似類比設計工程師的人來 建構，此外，為了訓練這個ML演算 法，還需要有一個可用的資料集。
如上所述，我對類比設計自 動化的有效性和功能方法仍有許 多疑問。如果事實與我的想法相 反的話，那麼類比自動化工具「也 許」已經發展到這樣一個地步:也 就是說，很快類比設計師都將只是 為 機 器「 服 務 」!
www.eettaiwan.com | 2022年10月
OPINION