Page 52 - 異質整合當道 材料接合應力強度備受矚目

50
交替的薄材料層組成，運用製程技 術盡量堆疊最多的層數。因此，製 造時有兩個要點:首先，每一層的 厚度必須均勻且完全平整，使一層 中的每個位元與其他位元的尺寸 相同;其次，各層必須彼此互連。 這是透過先建構堆疊層並穿越整 個堆疊蝕刻孔洞，然後再以適當的 連接材料填充這些孔洞來實現。這 兩個製程都是極具挑戰性的蝕刻 和沈積任務，需要精確執行。
NAND記憶體的垂直結構。
這些挑戰限制了堆疊的層數， 而且需要新的方法才能使層數進 一步增加。
展望未來:3D DRAM
動態隨機存取記憶體器 (DRAM)的結構設計與3D NAND 完全不同，因此需要截然不同的
作 法 。D R A M 需 要 高 的 電 容 器 ， 要 在 2D陣列中精確建構是一個挑戰。 垂直堆疊這些電容器更為困難，需 要更多的開發工作，才能找出在堆 疊中建置多個介電層和主動矽晶 的經濟方式。此外，還需要能同時 影響多層的微影技術——而此量 產製程尚未就緒。
透過矽穿孔才能堆疊出更高的晶片。
3D封裝日益普及
對半導體製造來說，當面對 各種的微縮限制時，轉而採用3D 結構現已成為標準做法。雖然3D 或許不是解決所有問題的單一選 項，但它在以上討論的多種應用 中確實有用。
晶片需先經過封裝，才能被放 置在印刷電路板(PCB)上。過去， 封裝只是一種保護精密矽晶片， 並使其能夠連接到電路板的一種 方法。但如今，封裝中會包含多顆 晶片，在微縮以減少佔位面積的需 求下，也開始朝3D發展。
www.eettaiwan.com | 2022年8月
最主要採用3D晶片堆疊的終 端市場應用是記憶體——其中， 高頻寬記憶體(HBM)是最顯著的 例子。此外，還可以把記憶體晶片 堆疊到CPU或其他邏輯晶片上，以 加速記憶體資料的存取。
隨著各種創新應用持續問世， 也帶來了如何實現所需功能的問 題。這將有賴於更多的創新思維， 以及半導體製程技術的持續發展。 也因此，半導體製造設備的定位將 更為重要，它將是推動晶片產業朝 3D結構移轉的主要促成因素。
3D封裝需要堆疊晶片，這 涉及在晶片之間建立密集的連 接——這些連結需能提高訊號速 度，因為它們都更短，而且可以同 時傳輸更多訊號。然而，在多於兩 顆晶片的堆疊中，其中有些訊號 需通過傳導通道才能連接到堆疊 更高的晶片，這些通道被稱為「矽 穿孔」(TSV)。
3D結構已成為微縮的重要 關鍵
DESIGN CORNER