Page 43 - 歷經一番寒徹骨DDR5記憶體主流時代即將來臨？

精英訪談
Cadence宋栢安: 期望成為3D IC演進最佳助攻手
Ryan Tsai，EE Times Taiwan
異質整合(Heterogeneous Integration)被視為摩爾定律(Moore's Law)存續的重要技術，其中，以晶片堆疊技術打造的3D IC，極為複 雜 的 內 部 架 構，以 及 電 性、散 熱、電 磁 等 多 重 物 理 場 現 象 的 處 理，不 只讓IC設計本身變得困難，如何將各類工具進行整合，更成為電子 設計自動化(Electronic Design Automation，EDA)廠的重要課 題。不過，在技術成為話題前，EDA大廠益華電腦(Cadence Design System)早從2018年起，即悄悄備妥了神兵利器。
宋栢安
INTERVIEW
41
3D IC係指將不同的晶粒(Die) 堆疊，運用矽穿孔(TSV)的方式在 垂直方向相互連接，再藉由封裝成 為單一晶片。這個概念最早出現在 2004年，當時英特爾(Intel)曾展示 3D版本的Pentium 4中央處理器 (CPU)然而由於技術本身難度高， 且傳統2D IC尚足以滿足大多數的 運算需求，各廠商對3D IC技術的 投入也就相對顯得保守。
工具平台的資料，需要針對設計流 程的多個面向做更全面的考量。
如何準確模擬3D IC複雜的架 構及多重物理場特性，是EDA廠 進軍此領域的一大考驗;大多數 的EDA廠擁有電子設計實力和工 具，但未必同時兼備多重物理場 模擬分析的Know-how。2018年 起，Cadence意識到未來電子設 計若發展到小晶片(Chiplet)及3D IC，多物理場模擬工具重要性將與 日俱增，便以自主研發及戰略性收 購，雙管齊下啟動跨域佈局，期望 從設計到生產的「全流程設計」理 念，實現從IC、封裝、電路板模組 到系統設計的創新。
Cadence台灣區總經理宋栢 安形容，3D IC就像蓋摩天大樓， 相較以前的單層平房2D IC，從1D 空間走到3D空間擴大了設計的變 化空間，但設計難度跟運算的複雜 度也大幅提升，衍生的資料量更比 過往還多，如何達到運算力和熱、 電、磁等多物理場特性的最佳化， 以及有效率的處理跟管理跨不同
然而，隨著人工智慧(AI)、高 效能運算(HPC)等前瞻技術加速發 展，傳統IC設計及製程漸漸無法滿 足新興應用對效能的渴望，3D IC 或2.5D IC這類異質整合的新世代 IC，成了眼下被寄予厚望的解決方 案。因此，由台積電、Intel等大廠 為首，半導體業界近年紛紛加大 力道投入異質整合製造和設計的 研發;歸功於超前部署，Cadence 不僅加入戰局，更在去年就領先業 界推出整合設計規劃、物理實現 和系統分析模擬工具的解決方案 「Integrity 3D-IC」平台。
領先業界並非偶然 提前三年佈局累積能量
歷經幾年的努力，Cadence 逐步打造如Clarity 3D求解 器、Celsius熱求解器、訊號/電源 完整性(SI/PI)解決方案Sigrity X等 多物理場模擬工具，加上其原有完
Cadence台灣區總經理
2022年11月 | www.eettaiwan.com