Page 45 - Demo

www.eettaiwan.com | 2025年1-2月42 INDUSTRY TRENDS試、降額(de-rating)設計、冗餘機制、額外屏蔽、性能監控，以及具備斷路和重啟功能。此外，還需滿足一系列文件要求。藉由提供標準化的電源功能模組，LEO和MEO衛星設計人員可以更專注於衛星的獨特性，而不必耗費精力於設計、模擬、製造與認證這些模組。這些標準電源功能的可用性，改變了設計流程和時間表的動態。設計模式轉型藉由提供標準化的電源功能模組，LEO和MEO衛星設計人員可以更專注於衛星的獨特性設計，而不是將精力投入到設計、模擬、建構和認證電源模組上。這些模組的可用性改變了設計流程和時間表的動態。目前，LEO和MEO衛星的設計正在從早期階段轉向成熟階段。過去多年來，幾乎每一顆衛星的設計幾乎各具獨特性，即使是長期系列衛星，例如1960~1972年間的Corona系列偵查衛星，該系列共發射了145顆衛星，每一批的衛星設計都依據前一代累積的經驗與技術進步，但也進行了重大改變。然而，這種模式儘管在某些層面帶來好處，也意味著每次的設計都存在新的未知數。「大數法則」(Law of Large Numbers)在此並不完全適用，而發現「極端情況」(corner cases)的能力也相形減弱。相形之下，大量製造相同單元有助於提高製造效率，並且也更有利於投資工具和測試。例如，Iridium系統有66顆LEO衛星，其設計以每批10顆的方式進行生產，大幅提升了生產效率，並創造了學習曲線。然而，當時的電源模組並非現成可用產品，而是專為該專案客製設計的，因此每一批次仍有所調整。展望未來當然，深空任務由於其目標和限制的獨特性，無法使用標準化的抗輻射電源子系統。例如，美國太空總署(NASA)的木衛二快艇(Europa Clipper)太空任務(前往木星的Europa衛星，於10月14日發射，並預計於2030 年中抵達)。該太空船配備了長達約30公尺的太陽能陣列，抵達木星時只能產生約600W的電力。相較於大多數的太空探測器，由於未配備放射性同位素熱電發電機(RTG)，使得Europa Clipper的電源子系統的設計和建置獨具一格。由於Europa Clipper處於木星磁場捕獲的輻射環境中，太空船的酬載與其他電子設備被封裝在設計獨特的厚壁保護罩內(如圖4所示)。這些由鈦和鋁製成的保護罩，提供了輻射屏障的作用，可以阻擋大部份高能原子粒子的影響，保護太空船的電子設備並減緩其退化速度。採用適當現成的抗輻射電源模組是否讓您感到安心？這是否能大幅加速LEO和MEO衛星的設計與認證過程？特定類型的衛星需求能否足夠標準化，使這些電源模組「滿足物料清單」而成為首選？抑或是設計人員應該調整設計需求，以適應具體情況？圖3：這款50W DC-DC轉換器模組是標準現成產品，完全符合LEO衛星運作需求。 (來源：Microchip Technology)圖4：Europa Clipper的酬載和其他電子設備等特殊應用無法使用標準模組，因而採用設計獨特的厚壁保護罩，以防止太陽系中高能輻射的破壞。 (來源：NASA)2025年1-2月 | www.eettaiwan.comOPINION 43Chiplet時代即將來臨！Karl Freund，Cambrian AI Research 創辦人兼首席分析師 功率、面積」(PPA)組合，以滿足專案的商業目標。chiplet和3D製造都提供了一種全新典範以因應這些需求，但同時也增加了從設計、製造到封裝的複雜性，深入瞭解並有效因應這些複雜度至關重要。支持者並大肆鼓吹基於chiplet的設計優點。傳統的單片矽建置需要一支團隊在單晶片上設計完整邏輯，並將其提交給台積電(TSMC)等晶片製造商。假設這是一個高價值的晶片，例如用於加速人工智慧(AI)運算或驅動自動駕駛車的晶片，先進的高效能這個概念也意味著利用現有的半導體元件來實現標準功能，並將新的設計任務專注於目標市場或應用所需的特定功能上。由於設計團隊可針對特定功能選擇最合適的製程技術，因而可以降低封裝成本。例如，許多I/O功能並不需要也無法受益於先進製程節點，因此可以使用較舊或成本較低的幾何製程進行製造。本文將探討兩項近期推出的技術：益華電腦(Cadence Design Systems)和Arm Holdings共同開發的「系統小晶片」(system chiplet)，以及英特爾(Intel)的新型互連技術，這兩項技術如同提供了一種必要的「黏合劑」，成功將chiplet組合成更具吸引力的解決方案。本文還將探討基於chiplet 的設計 優 勢，以及它們可能不適用的情況。例如， Nvidia目前並未使用chiplet——至少現在如此，本文也將深究其因。為什麼選擇使用chiplet？晶片設計人員不斷微調「效能、「小晶片」(chiplet)的概念簡單明瞭：根據所需要的功能選擇最適當的製程技術，開發最佳半導體後，再將各種chiplet整合於多晶片封裝中，就算大功告成了！這是一種實現先進半導體的低成本途徑。思維與觀點製程節點所需成本，將會對於不適合昂貴製程的功能造成負擔。使用chiplet，工程團隊可以專注於獨特的增值功能，同時將其他邏輯元件外包或重複使用，從而加速產品上市時程並降低成本。chiplet可以讓系統開發結合可重複使用的元件與客製化IP，實現從低階到高階的可擴展解決方案。此外，它還能建構更大規模的多晶片解決方案，透過chiplet-tochiplet的通訊技術(如通用小晶片互連，UCIe)，將設計擴展到多晶片之外。此外，chiplet也讓設計團隊使用或重複使用當前和下一代產品的功能，並促進新的chiplet供應商生態系發展，讓這些供應商可將其IP作為完整的chiplet進行授權，或作為現成可用的產品銷售。圖1：為什麼使用chiplet？它有助於設計團隊加速開發並降低工程成本。