Page 40 - RISC-V創新百花齊放中國MCU業者積極佈局

38
入時的耗能也可望比STT-MRAM 低許多;「這是系統效能上的一 個大躍進。」
體的「控制儲存」(controlstore) 功能區塊和SRAM區塊架構，類似 於在書架上不斷地重新排列書籍 以容納新書。Nozières表示:「不 停交換書架上的書要花很多時間 和能量，而那正是微控制器內部 運作的方式。」
Ventures的資金。Nozières表 示，該公司正積極尋求利用MRAM 周遭生態系統，並以停業的Spin Memory為借鏡;後者就是因為 想要什麼都自己做，包括製造，而 燒光了大筆現金。
SOT-MRAM的早期應用之一 包括CPU的末階快取記憶體(last- level-cache，L3快取)，無論是作 為傳統嵌入式架構的一部分，或是 以一種晶粒疊晶粒(die-on-die)的 3D組裝技術堆疊不同製程晶圓的 方式，為高階CPU提供非常大的 快取記憶體。Nozières表示，這 兩種都和開發中的SOT-MRAM製 程完全相容。
由於SOT-MRAM可以同時 實現類似於嵌入式快閃記憶體 的資料保存能力，而且主記憶體 的讀寫週期時間在10ns以內，因 此它可以使用單個「就地執行」 (execute-in-place，XIP;或譯晶 片內執行)區塊，進而在功率、性能 以及成本上有顯著改善。
現今的STT MRAM技術與 SOT與類似，是以自旋轉移效 應為基礎，但不需要磁性層來 讓電流自旋極化。自旋源自於 SOT層材料晶格的自旋軌道互 動。Nozières表示，這讓那些已 經在生產MRAM的主要晶圓代 工業者可以直接將SOT做為現有 MRAM技術的延展，不需要再向 市場宣傳得花費數億美元導入新 工具和原料。
SOT-MRAM另一個前景看好 的用途，是邊緣裝置中的人工智 慧(AI);這類裝置大多採用馮紐 曼(von Neumann)架構，使用大 量的晶片外(off-chip)記憶體。而 晶片內(on-chip)的SOT-MRAM可 以像快閃記憶體/工作記憶體一樣 運作，其速度和耐久性是關鍵，同 時功率也必須要低。
Nozières指出，SOT-MRAM 仍有很長的路要走，Antaios的策 略是不一手包辦所有事情，而是建 立夥伴關係，包括產品製造。
他將STT-MRAM和SOT- MRAM比喻為培根生菜番茄(BLT) 三明治，只是組合成分的順序不 同而已。不過儘管這個比喻聽起 來很簡單，SOT-MRAM仍處於起 步階段，預計要到2024年才能真 正進軍商業化應用。
微控制器架構也可以從SOT- MRAM受益。目前獨立快閃記憶
2020年，Antaios獲得了 由法國創投公司Innovacom 和Sofimac Innovation，以及 位於美國矽谷的應材(Applied Materials)旗下創投部門Applied
以新一代製程設備推進記憶體技術藍圖
Yang Pan、Samantha Tan與Richard Wise，Lam Research
隨著市場需求將記憶體技術推 向更高密度與效能、新材料、3D 堆疊、高深寬比(HAR)蝕刻和極 紫外光(EUV)微影，半導體設備 業者正積極探索在進行生產前 的3~5年可能會遭遇的挑戰，以
www.eettaiwan.com | 2021年11月
儘管最明顯的難題是結構 穩定性，但增加層數代表得使用 更深入的通道以存取每條字元 線，與更加狹窄的狹縫溝槽(slit trenches)以阻絕和位元線相連 的通道(圖1)。
期為晶圓廠提供更具成本效益的 解決方案。
增加堆疊層數，是提升3D NAND快閃記憶體儲存容量的一 個途徑，但此舉會引起堆疊加高 的重大挑戰。
INNOVATIONS