Page 42 - RISC-V創新百花齊放中國MCU業者積極佈局

40
圖2:離子與中子遮蔽及高深寬比取決與傳導，就如同離子角度分布，扮演 圖3:降低電漿頻率會減少離子的散佈，提高其到達高深寬比特徵底部的可 著造成例如CD變化、不完全蝕刻、彎曲和扭曲等缺點的要角。 能性。
高深寬比蝕刻問題的解決方案
側壁上，以避免過度的側面蝕刻。 在後續步驟中，一直不停將通道孔 向下蝕刻至6.9μm的程度。
非變化的方法。處理這些變化以調 和最壞的情況方案，可能會佔用邏 輯後端中50%的區域，並大幅增加 製造成本。
仔細觀察電漿系統就能找出 解決方案，尤其是RF子系統。事 實證明，只要降低頻率，使得加 速通過高電壓鞘的離子傳送時間 接近半週期，此時，施加的RF功 率會得到離子能量。較低的頻率 與較高的離子能量峰值會導致較 小的離子角度散佈，令離子更可 能到達高深寬比特徵峰值最大化 的底部(圖3)。
增加內墊能額外增多1μm的 蝕刻而不會加大整個結構的關鍵 尺寸。儘管這個製程仍需大幅優 化，但測試展示出一條大有可為、 能夠蝕刻出較小且較深孔洞的途 徑。
透過製程間協作優化是控制 變化的一個辦法，其通常代表著 在蝕刻期間針對微影中的誤差進 行補償。要讓協作優化發揮作用， 蝕刻工具必須有合適的可調性， 方能將跨晶圓與晶圓到晶圓的蝕 刻行為控制得更好。
所以，硬體設計中的重大努力 集中在採取較低頻率、較高功率 以及較少的工作週期上。儘管改 變了硬體設計，但要將一個深度 達6.9μm的通道孔及多達128層或 更多層的氧化物-氮化物-氧化物-氮 化物(ONON)進行蝕刻，仍然是非 常困難的。
圖形化挑戰與協同優化
因為在晶圓上總是會發現不 同的電漿條件、氣體分佈及溫度 控制上的種種差異，換言之，建立 製程的可調性，則可以補償不僅是 腔中、還有來自微影的變化。
為此，Lam Research正在嘗 試不同的方法以達到所需的蝕刻 深度，並已制定出一套方法，當中 先以設定好例如5μm的蝕刻來蝕 刻出通道孔，接著保護內墊沉澱在
舉例而言，對齊孔洞會面臨到 數個變化性挑戰，例如線邊緣粗糙 度、曝光機覆蓋誤差以及關鍵尺寸 變化，包括EUV曝光隨機誤差所引 起的局部關鍵尺寸變化。元件的設 計通常受限於變化的極端程度而
www.eettaiwan.com | 2021年11月
邏輯與記憶體的圖形化，可能 是晶片製造商成本裁減與效能改 善優先次序清單中最首要的項目。 目前，都是要以最小的變化來將線 寬縮減為較小的結構。邊緣放置誤 差(Edge placement error，EPE) 可測量出這項變化。
因此，在晶圓座和晶圓上建立 可調溫度區，是控制溫度與蝕刻 率的一種方法。過去十多年間，晶 圓座已經從2000年代初期的單區 裝置進化成雙區，然後是放射狀 多區，而近來，Lam Research的 Hydra Uniformity系統中更發展 出非放射狀多區。
INNOVATIONS