Page 3 - 實現系統級效能、功耗與面積的3D-IC小晶片設計

EDITOR’S NOTES
無所不在，無限可能
1
誕生在1958年9月的世界第一顆晶片，內部只有10 個電晶體;歷經60多年來的技術淬鍊，如今最尖端 的5奈米系統級晶片內部電晶體數量動輒數億，內 部電路的複雜程度是一般人難以想像。而隨著半導 體CMOS製程逐漸達到物理極限，為延續摩爾定律 (Moore’s Law)壽命，絕頂聰明的工程師們把電晶體/ 晶片結構從2D變為3D，甚至開始將具備不同功能、以 不同製程技術生產的一顆顆迷你裸晶──即小晶片 (chiplet)──如組合樂高積木一般堆疊為單顆元件。
國大陸出現了不少本土EDA業者，針對他們的發展現 況與前景，我們也有來自北京的深入報導。
但這個任務可不像堆積木那樣簡單，要在或許只 有一塊微型樂高差不多體積大小的空間之內，佈置肉 眼難辨、縱橫交錯的緊密線路，還得確保這些線路能 讓不同功能區塊順暢運作，讓整體系統發揮最大效 益。台積電(TSMC)一位資深工程師主管曾經形容，晶 片設計電路佈局工作很像是畫房子的裝潢設計圖，本 來是完成之後交給工班施作即可，但是當半導體製程 前進到個位數奈米節點，要繪出構想中的設計並符合 各項性能要求與規格標準已經是一大挑戰，還得與泥 作、木工師傅確認那樣設計是不是真能造得出來，否 則就會是龐大的時間與金錢損失。
而隨著台積電的3奈米製程預計在今年第三季量 產，晶片產業的競爭也正式又邁入一個全新境界。除 了在上一期雜誌中我們報導的三星電子(Samsung)將 率先量產環繞式閘極(GAA)架構電晶體製程，企圖超越 其他競爭對手;老牌大廠英特爾(Intel)雄心勃勃要重奪 半導體製程技術領先地位並再次投入晶圓代工業務行 列，卻又得依賴台積電生產其最新晶片...他們的盤算 到底是什麼?在本期雜誌中也有專業分析。小小的晶 片無所不在，其技術創新仍充滿無限可能;在奈米之 後，產 業 將 進 入「 埃 米 」( a n g s t r o m ) 世 代，我 們 正 一 起 見證產業的風起雲湧，以及尖端科技持續日新月異的 加 速 發 展;誰 會 成 為 下 一 個 王 者? 精 彩 的 還 在 後 面!
《電子工程專輯》(EE Times Taiwan)主編
Judith.cheng@aspencore.com
因為如此，今日的晶片設計要能成功量產，除了 在前段需要尖端EDA工具供應商的大力支援，也需要 晶片設計與製造部門之間的密切配合;而雲端運算、 人工智慧等新技術的發展，不僅推動了EDA工具本身 的進化，也為成功晶片設計所需的交流與合作帶來更 多彈性與效率。在本期封面故事，重量級EDA供應商 益華電腦(Cadence)將揭露結合多個小晶片的3D IC 設計挑戰，以及最先進的設計方法與工具如何能協助 工程師完成艱鉅任務。此外因為EDA工具正扮演晶片 開發的關鍵角色，近幾年來IC設計業正蓬勃發展的中
2022年4月 | www.eettaiwan.com