Page 20 - 第三代半導體—— 碳化矽材料製程與分析

18
據台積電分享的資料，2nm採 用奈米片電晶體架構，在相同功耗 下運算速度增加10~15%;若相同 速度下，功耗亦可降低25~30%; 預計2025年開始量產。台積電宣 稱，這將使效能及功耗效率提升 一個世代，藉以協助客戶實現下一 代產品的創新，除了行動運算的基 本版本，2nm技術平台也會涵蓋高 效能版本及完備的小晶片整合解 決方案。
驅動電流會更困難;而奈米片架 構，就是其中一個被提出討論的 解方。奈米片架構將垂直的鰭轉 為水平，透過垂直堆疊奈米片，實 現更大的有效導電通道寬度;再 者，閘極360度接觸通道的結構， 讓導電通道被高介電系數的金屬 閘極圍繞，可實現更佳的閘極通 道控制，並縮短通道長度。
基礎的中央處理器(CPU)，採CoW (Chip-on-Wafer)技術堆疊三級 快取靜態隨機存取記憶體;以及 採用WoW (Wafer-on-Wafer) 技術，堆疊於深溝槽電容晶片之 上的智慧處理器。支援CoW及 WoW的7nm晶片已量產，5nm技 術支援預計於2023年完成。另， 為了滿足客戶對系統整合晶片及 其他台積電3DFabric系統整合 服務的需求，全球首座全自動化 3DFabric晶圓廠預計於2022年 下半年開始生產。
隨著半導體製程越來越精 細，閘極長度(Gate length)越來 越小，閘極下方的氧化物越薄， 當來到22nm以下的製程，漏電在 MOSFET組成的傳統架構上變得 更難克服。3D構造的FinFET則 解決了這樣的問題，FinFET將源 極(S)和汲極(D)間拉高變為立體 結構，讓閘極像是包住源極跟汲 極，以此加大閘極與通道間的接 觸面積，降低漏電及功耗，現成為 16nm、10nm、7nm、到5nm製程 的主流。
此外，台積電在論壇中也表 示3nm預計於今年下半年量產， 並將搭配TSMC FINFLEX架構。 其中，TSMC FINFLEX架構提供 多樣化的標準元件選擇，包括3-2 鰭結構支援超高效能、2-1鰭結 構支援最佳功耗效率與電晶體密 度、2-2鰭結構則是支援平衡兩者 的高效效能，能協助客戶完成符 合其需求的系統單晶片設計，各 功能區塊採用最優化的鰭結構， 支援所需的效能、功耗與面積， 同時整合至相同的晶片上。
台積電北美技術論壇連兩年 轉戰線上後，今年恢復實體論壇， 於美國加州聖塔克拉拉市舉行。 台積電總裁魏哲家表示:「我們 身處快速變動、高速成長的數位 世界，對於運算能力與能源效率 的需求較以往增加的更快，為半 導體產業開啟了前所未有的機會 與挑戰。值此令人興奮的轉型與 成長之際，我們在技術論壇揭示 的創新成果彰顯了台積電的技術 領先地位，以及我們支持客戶的 承 諾。」
當製程縮小，空間越來越小， 鰭的數量也會隨之減少，持續提升
台積電同時展示客戶所推出 的兩項應用系統整合晶片堆疊 (TSMC-SoIC)解決方案的突破性創 新，包括全球首顆以TSMC-SoIC為
晶片業者如何掌握小型收購案價值?
Syed Alam，EE Times特約作者
半導體產業被一場「完美風暴」打 擊，整個產業生態系被同時發生的 暴增晶片需求以及供應鏈問題所 震驚;而半導體產業高層也了解
www.eettaiwan.com | 2022年7月
到，要取得新資源與能力來維持競 爭力，就得找到創新的方法來利用 眼前獨特的機會。
(M&A)一直是取得成長的傳統手 段，然而隨著政府主管機關審查 越趨嚴格，以及越來越少大型半 導體收購標的，讓晶片廠商需要
對半導體業者來說，併購
INDUSTRY TRENDS