Page 43 - 手機為什麼還要用「獨立」ISP？

精英訪談
愛普董事長陳文良以VHM技術 向HBM下戰帖
Ryan Tsai，EE Times Taiwan
隨著人工智慧(AI)、高速運算(HPC)等前瞻技術的演進，業界對記憶 體頻寬的要求與日俱進，目前以高頻寬記憶體(High Bandwidth Memory，HBM)為主流。不過2021年8月，客製化記憶體廠愛普 宣佈成功實現異質整合高頻寬記憶體(Very High-Bandwidth Memory，VHM)，並攜手台積電、力積電打造用於以太幣挖礦機的 ASIC，意欲發起革命挑戰HBM的地位。
陳文良
INTERVIEW
41
這顆ASIC是少見的3D堆疊 IC，以38nm的DRAM和55nm的 邏輯晶片堆疊而成。由力積電負 責客製化的動態隨機存取記憶體 (DRAM)晶圓代工服務，台積電提 供邏輯製程晶圓代工及3D堆疊服 務，愛普則拿出兩大武器，客製化 DRAM設計及系統單晶片(SoC) 整 合介面VHMLink IP，客戶是台灣 的鯨鏈科技。這個多方合作的心血 結晶ASIC，已於去年量產。
從零開始摸索，總算用三年多的時 間，打磨出VHM的技術。
寬最高461GB/s (Gigabyte per second)，每個接腳的傳輸速率為 3.6Gbps (bit per second)，傳輸 每位元約消耗6pJ的能量;據愛普 提供的資料，VHM雖每個接腳的 傳輸速率較慢，為0.5Gbps，不過 提供比HBM多出近十倍的記憶體 頻寬，來到4,600GB/s，傳輸每位 元消耗的能量則不到1pJ。
愛普自2019年轉型後，專注 在DRAM的客製化;本就在極度 碎片化市場拚搏的他們，對客製化 DRAM的技術並不陌生，不過VHM 技術卻是嶄新且難度相當高的嘗 試。為了研發這堪稱革命性的創新 技術，身兼技術長的愛普董事長陳 文良親自主導研發，帶領團隊幾乎
「AI或其他應用記憶體和 SoC每秒數據的數據流量，是現 行方案的10~100倍，這是無法解 決的問題，」陳文良表示，HBM 一般擺在邏輯晶片周邊，每顆晶 片分別以1,024支接腳連接SoC， 若要符合現行頻寬需求，增加 HBM顆數是一種作法，但2.5D封 裝需將晶片和SoC擺在矽中介層 (Interposer)上再封裝，空間有 所侷限，要擺100顆幾乎是不可 能，這也是為何要客製化發明一 個技術。
3D堆疊IC設計難關多 愛普手握兩大武器
所謂記憶體頻寬，指處理器 從記憶體讀取或儲存資料的速 率。以HBM來說，已量產且頻寬 最快為HBM2E，每堆疊記憶體頻
記憶體頻寬之所以能大幅提 升，關鍵之一就在3D堆疊;藉由 這樣的方式，比起用2.5D封裝的 HBM，愛普所設計面積832mm2 的DRAM晶片跟SoC透過數萬支接 腳連接，實現頻寬大幅提升、功耗 顯著下降，並節省空間的效益。單
愛普董事長
2022年9月 | www.eettaiwan.com